# IN THE UNITED STATES PATENT AND TRADEMARK OFFICE

In re application of: Satoshi TORII

Group Art Unit: Not Yet Assigned

Serial No.: Not Yet Assigned

Examiner: Not Yet Assigned

Filed: July 15, 2003

For: NONVOLATILE SEMICONDUCTOR MEMORY AND METHOD OF OPERATING

THE SAME

# **CLAIM FOR PRIORITY UNDER 35 U.S.C. 119**

Commissioner for Patents P.O. Box 1450 Alexandria, VA 22313-1450

Date: July 15, 2003

Sir:

The benefit of the filing date of the following prior foreign application is hereby requested for the above-identified application, and the priority provided in 35 U.S.C. 119 is hereby claimed:

# Japanese Appln. No. 2002-206904, filed July 16, 2002

In support of this claim, the requisite certified copy of said original foreign application is filed herewith.

It is requested that the file of this application be marked to indicate that the applicant has complied with the requirements of 35 U.S.C. 119 and that the Patent and Trademark Office kindly acknowledge receipt of said certified copy.

In the event that any fees are due in connection with this paper, please charge our Deposit Account No. <u>01-2340</u>.

Respectfully submitted,

ARMSTRONG, WESTERMAN & HATTORI, LLP

James E. Armstrong IV Attorney for Applicant

Reg. No. 42,266

JAM/jaz Atty. Docket No. 030842.

Suite 1000

1725 K Street, N.W. Washington, D.C. 20006

(202) 659-2930

23850

PATENT TRADEMARK OFFICE

# 日本 国 特 許 庁 JAPAN PATENT OFFICE

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office

出願年月日

Date of Application:

2002年 7月16日

出 願 番 号

Application Number:

特願2002-206904

[ ST.10/C ]:

[JP2002-206904]

出 願 人
Applicant(s):

富士通株式会社

2002年12月 6日

特 許 庁 長 官 Commissioner, Japan Patent Office 太田信一郎

### 特2002-206904

【書類名】 特許願

【整理番号】 0240766

【提出日】 平成14年 7月16日

【あて先】 特許庁長官殿

【国際特許分類】 G11C 16/02

【発明の名称】 不揮発性半導体メモリ及びその動作方法

【請求項の数】 9

【発明者】

【住所又は居所】 神奈川県川崎市中原区上小田中4丁目1番1号 富士通

株式会社内

【氏名】 鳥井 智史

【特許出願人】

【識別番号】 000005223

【氏名又は名称】 富士通株式会社

【代理人】

【識別番号】 100091672

【弁理士】

【氏名又は名称】 岡本 啓三

【電話番号】 03-3663-2663

【手数料の表示】

【予納台帳番号】 013701

【納付金額】 21,000円

【提出物件の目録】

【物件名】 明細書 1

【物件名】 図面 1

【物件名】 要約書 1

【包括委任状番号】 9704683

【プルーフの要否】 要

## 【書類名】 明細書

【発明の名称】 不揮発性半導体メモリ及びその動作方法

### 【特許請求の範囲】

【請求項1】 データに応じた電荷を蓄積する不揮発性メモリセルと、

前記メモリセルを駆動するメモリセル駆動部とを有し、

前記メモリセル駆動部は、第1の判定条件で前記メモリセルから読み出したデータのパス/フェイルを判定し、フェイルと判定したメモリセルには信号を印加して前記メモリセルの蓄積電荷量を変化させる第1の判定処理と、前記第1の判定条件よりも緩和された第2の判定条件で前記メモリセルから読み出したデータのパス/フェイルを判定する第2の判定処理とを実行することを特徴とする不揮発性半導体メモリ。

【請求項2】 書き込みベリファイ時における前記第1の判定処理では前記第2の判定処理で用いる基準電流よりも小さい電流を基準電流としてパス/フェイルを判定し、消去ベリファイ時における前記第1の判定処理では前記第2の判定処理で用いる基準電流よりも大きい電流を基準電流としてパス/フェイルを判定することを特徴とする請求項1に記載の不揮発性半導体メモリ。

【請求項3】 書き込みベリファイ時における前記第1の判定処理では前記第2の判定処理に用いるリファレンスセルよりもしきい値が高いリファレンスセルを用いてパス/フェイルを判定し、消去ベリファイ時における前記第1の判定処理では前記第2の判定処理に用いるリファレンスセルよりもしきい値が低いリファレンスセルを用いてパス/フェイルを判定することを特徴とする請求項1に記載の不揮発性半導体メモリ。

【請求項4】 不揮発性メモリセルのデータを検証しながら前記メモリセル へのデータの書き込み又はデータの消去を行う不揮発性半導体メモリの動作方法 において、

前記メモリセルから第1の判定条件でデータを読み出してパス/フェイルを判定し、フェイルと判定した場合には当該メモリセルに信号を印加してメモリセルの蓄積電荷量を変化させる第1の判定処理と、

前記メモリセルから前記第1の判定条件よりも緩和された第2の判定条件でデ

ータを読み出してパス/フェイルを判定する第2の判定処理とを有し、

前記第2の判定処理でフェイルと判定したときには前記第1の判定処理から繰り返すことを特徴とする不揮発性半導体メモリの動作方法。

【請求項5】 アドレスカウンタにスタートアドレスを設定する第1のステップと、

前記アドレスカウンタに設定されたアドレスのメモリセルから第1の書き込み 判定条件でデータを読み出してパス/フェイルを判定する第2のステップと、

前記第2のステップでフェイルと判定したときに前記メモリセルに書き込みパルスを印加する第3のステップと、

前記第2のステップでパスと判定したとき、又は前記第3のステップを終了したときに、前記アドレスカウンタに設定されたアドレスが終了アドレスか否かを 判定する第4のステップと、

前記第4のステップで否と判定したときには前記アドレスカウンタの値を変更 し、その後前記第2のステップに移行する第5のステップと、

前記第4のステップで諾と判定したときに、前記アドレスカウンタにスタート アドレスを設定する第6のステップと、

前記アドレスカウンタに設定されたアドレスのメモリセルから前記第1の書き込み判定条件よりも緩和された第2の書き込み判定条件でデータを読み出してパス/フェイルを判定する第7のステップと、

前記アドレスカウンタに設定されたアドレスが最終アドレスか否かを判定する 第8のステップと、

前記第8のステップで否と判定したときに前記アドレスカウンタの値を変更し、その後前記第7のステップに移行する第9のステップと、

前記第8のステップで諾と判定したときに移行し、前記第7のステップでフェイルと判定したときには前記第1のステップに処理を戻す第10のステップとを有することを特徴とする不揮発性半導体メモリの動作方法。

【請求項6】 前記第7のステップでフェイルと判定すると、処理を前記第 1のステップに直接戻すことを特徴とする請求項5に記載の不揮発性半導体メモ リの動作方法。 【請求項7】 アドレスカウンタにスタートアドレスを設定する第1のステップと、

前記アドレスカウンタに設定されたアドレスのメモリセルから第1の消去判定 条件でデータを読み出してパス/フェイルを判定する第2のステップと、

前記アドレスカウンタに設定されたアドレスが終了アドレスか否かを判定する 第3のステップと、

前記第3のステップで否と判定したときには前記アドレスカウンタの値を変更 し、その後前記第2のステップに移行する第4のステップと、

前記第3のステップで諾と判定したときに移行し、前記第2のステップでフェイルと判定したメモリセルがあるときは前記スタートアドレスから前記終了アドレスまでのメモリセルに一括して消去パルスを印加する第5のステップと、

前記アドレスカウンタにスタートアドレスを設定する第6のステップと、

前記アドレスカウンタに設定されたアドレスのメモリセルから前記第1の消去 判定条件よりも緩和された第2の消去判定条件でデータを読み出してパス/フェ イルを判定する第7のステップと、

前記アドレスカウンタに設定されたアドレスが最終アドレスか否かを判定する 第8のステップと、

前記第8のステップで否と判定したときに前記アドレスカウンタの値を変更し、その後前記第7のステップに移行する第9のステップと、

前記第8のステップで諾と判定したときに移行し、前記第7のステップでフェイルと判定したメモリセルがあるときには前記第1のステップに処理を戻す第1 0のステップと

を有することを特徴とする不揮発性半導体メモリの動作方法。

【請求項8】 前記第2のステップでフェイルと判定すると前記第5のステップに直接移行して、前記スタートアドレスから前記終了アドレスまでのメモリセルに一括して消去パルスを印加することを特徴とする請求項7に記載の不揮発性半導体メモリの動作方法。

【請求項9】 前記第7のステップでフェイルと判定すると処理を前記第1 のステップに直接戻すことを特徴とする請求項7に記載の不揮発性半導体メモリ の動作方法。

### 【発明の詳細な説明】

[0001]

### 【発明の属する技術分野】

本発明は、EEPROM (Electrically Erasable Programmable Read Only Memory )やフラッシュメモリ(一括的に電気的消去可能なEEPROM)などの不揮発性半導体メモリ及びその動作方法に関し、電源ノイズやその他の原因により判定電流又は判定電圧が変動しても安定した書き込みベリファイ及び消去ベリファイを保証できる不揮発性半導体メモリ及びその動作方法に関する。

[0002]

# 【従来の技術】

近年、電子機器の多機能化及び小型化が促進されており、それに伴って半導体 集積回路のより一層の微細化が要求されている。EEPROMやフラッシュメモ リ等の不揮発性半導体メモリでは、メモリセルの微細化だけでなく、より小さな しきい値電圧の変化を安定して検出することが必要となる。

[0003]

一方、メモリセルの寸法をシュリンク(縮小)しなくても実質的なセル面積を小さくできる多値化に対応したメモリ(以下、多値化メモリという)も開発されている。通常の半導体メモリでは1つのメモリセルに"0"又は"1"の2つの状態しか記憶できないのに対し、多値化メモリでは、1つのメモリセルに3以上の状態を記憶する。但し、多値化メモリでは、記憶するデータに応じてしきい値電圧を厳密にコントロールすることが必要になる。今後は、電子機器の高機能化及び小型化に対応するために、多値化メモリが積極的に使用されるものと考えられる。

[0004]

従来の不揮発性半導体メモリでは、薄い絶縁膜を挟んでフローティングゲート 及びコントロールゲートの2つのゲート電極が形成された二重ゲート構造のフローティングゲート型メモリが一般的であった。フローティングゲート型メモリについては、例えば特開2000-174235号に記載されている。 [0005]

しかし、近年、二重ゲート構造の複雑な製造プロセスが微細化の障害として顕著になってきた。そのため、ゲート電極が1つの単ゲート型不揮発性半導体メモリが注目されている。単ゲート型不揮発性半導体メモリでは、半導体基板とゲート電極との間のゲート絶縁膜に電荷を蓄積可能な材料を使用し、ゲート絶縁膜に蓄積された電荷によりしきい値電圧が変化することを利用してデータを記憶する

[0006]

このような単ゲート型不揮発性半導体メモリの1つにSONOS (Silicon 0x ide Nitride 0xide Silicon )型メモリがある。SONOS型メモリについては、例えば特開2001-325793号に記載されている。

[0007]

SONOS型メモリではゲート絶縁膜として、例えばシリコン窒化膜(SiN)を上下からシリコン酸化膜(SiO)で挟んだ積層構造の絶縁膜を使用する。シリコン窒化膜に電荷を出し入れすることで、データの記憶及び消去を行う。

[0008]

SONOS型メモリでは、フローティングゲート型メモリに比べて電荷の捕獲量が少ないため、しきい値電圧のシフト量が小さい。また、SONOS型メモリでは書き込み効率が悪いため、フローティングゲート型メモリよりも書き込み速度が遅くなる。従って、SONOS型メモリのような単ゲート型不揮発性メモリでは、書き込み及び消去の際に、微小なしきい値電圧の変化を検出することが重要である。

[0009]

【発明が解決しようとする課題】

このように、近年の不揮発性半導体メモリの動向を見ると、より微小なしきい 値電圧の変化量を検出することが重要になってきている。しかしながら、しきい 値電圧の変化量が小さいと、書き込みや消去が十分になされたかという検証動作 (ベリファイ)において、パス又はフェイルを正確に判定できなくなるという問 題が発生する。

# [0010]

つまり、半導体メモリでは、電源ノイズ及びその他の外部からのノイズの影響により、判定基準となる電流又はメモリセルからの電流が経時的に変動しており、これらのノイズの影響による電流変動幅に対応する電圧がしきい値電圧の変化量に匹敵してしまうことがある。これにより、一度はパスと判定されたメモリセルが次のベリファイの際にフェイルと判定されることがあり、書き込み又は消去の動作(ループ)を再度実行しなければならなくなる。しかし、2度目のベリファイ動作でもパスと判定されたメモリセルがあれば、更に書き込み又は消去の動作(ループ)を実行することになる。このように、従来の不揮発性半導体メモリでは、電源ノイズ及びその他のノイズの影響によりパス/フェイルの判定が不確実になり、ベリファイ動作を何度も実行する可能性がある。

### [0011]

### [0012]

実際のメモリでは、図2の概念図に示すように、書き込み判定レベル、通常動作時の記憶情報判定レベル及び消去判定レベルの3種類の判定レベルがあり、それぞれの判定レベルに判定が不確実になる不感帯(図中破線で示す帯)が存在する。

### [0013]

図3は、従来の不揮発性半導体メモリにおける書き込みベリファイの動作を示すフローチャートである。

### [0014]

6

まず、ステップS11において、フェイルカウントを初期化(フェイルカウント=0)する。その後、ステップS12において、アドレスカウンタにスタートアドレスを設定し、ステップS13ではそのスタートアドレスのメモリセルからデータを読み出す。

### [0015]

次に、ステップS14に移行し、データの書き込みが必要なメモリセルか否かを判定し、データの書き込みが必要なメモリセルの場合は読み出したデータを判定基準と比較してフェイルか否かを判定する。データの書き込みが必要なメモリセルであり、かつ読み出したデータがフェイルの場合(Yes)はステップS15に移行する。一方、データの書き込みが不要のメモリセルの場合、又は読み出したデータがパスの場合(No)は、ステップS17に移行する。

### [0016]

ステップS15では、当該アドレスのメモリセルに書き込みパルスを印加する。その後、ステップS16に移行し、フェイルカウント数に1を加えた後、ステップS17に移行する。

# [0017]

ステップS17では、アドレスカウンタに設定されているアドレスが最終アドレスか否かを判定する。最終アドレスでないときはステップS18に移行して、アドレスカウンタに次のアドレスを設定する。その後、ステップS13に戻り、設定されたアドレスのメモリセルからデータを読み出す。

### [0018]

このようにして、スタートアドレスのメモリセルから終了アドレスのメモリセルまで順番にデータを読み出し、データの書き込みが必要なメモリセルか否か、必要なメモリセルの場合は読み出したデータがフェイルか否かを判定する。そして、フェイルと判定したメモリセルには書き込みパルスを印加して、メモリセルに蓄積されている電荷量を変化させる。

### [0019]

その後、ステップS17からステップS19に移行してフェイルカウント数が 〇か否かを判定し、〇でない場合はステップS1iに戻って、上記の処理を繰り 返す。ステップS19でフェイルカウント数が0の場合は、ベリファイを終了する。

[0020]

図4は、従来の不揮発性半導体メモリにおける消去ベリファイの動作を示すフローチャートである。

[0021]

まず、ステップS21において、フェイルカウントを初期化(フェイルカウント=0)する。その後、ステップS22において、アドレスカウンタにスタートアドレスを設定し、ステップS23ではそのスタートアドレスのメモリセルからデータを読み出す。

[0022]

次に、ステップS24に移行し、読み出したデータと判定基準とを比較して、フェイルか否かを判定する。フェイルの場合(Yes)はステップS25に移行し、パスの場合(No)はステップS26に移行する。

[0023]

ステップS 2 5 ではフェイルカウント数に 1 を加える。その後、ステップS 2 6 に移行する。

[0024]

ステップS26では、アドレスカウンタに設定されているアドレスが終了アドレスか否かを判定する。終了アドレスでないときはステップS27に移行して、アドレスカウンタに次のアドレスを設定する。そして、ステップS23に戻り、設定されたアドレスのメモリセルからデータを読み出す。

[0025]

このようにして、スタートアドレスのメモリセルから終了アドレスのメモリセルまで順番にデータを読み出してフェイルか否かの判定を行い、フェイルを検出するたびにフェイルカウント数をアップする。

[0026]

その後、ステップS26からステップS28に移行して、フェイルカウント数がOか否かを判定する。フェイルカウント数がOでない場合は、ステップS29

に移行し、スタートアドレスから終了アドレスまでのメモリセルに対し一括して 消去パルスを印加する。その後、ステップS21に戻って、上記の処理を繰り返 す。なお、消去ベリファイでは、図4中に破線矢印で示すように、ステップS2 4でフェイルを検出した場合にステップS29に直接移行するようにしたものも ある。

[0027]

これらの図3,図4に示すように、従来の不揮発性半導体メモリでは、ベリファイ時にフェイルが発生すると、フェイルがなくなるまで書き込みパルス又は消去パルスの印加を繰り返す。前述したように、従来の不揮発性半導体メモリでは、ノイズ等の影響によりパスと判定されたメモリセルが次のベリファイ時にフェイルに判定されることがあるので、信頼性が十分であるとはいえない。また、フェイルがなくなるまで処理ループ(ステップS11~ステップS19又はステップS21~ステップS29までの処理)を何度も繰り返し、ベリファイが完了するまでに長時間かかってしまう。

[0028]

以上から、本発明の目的は、電源ノイズ及びその他のノイズの影響により判定 電流又は判定電圧が変動しても、パス/フェイルの判定を正確に行うことができ る不揮発性半導体メモリ及びその動作方法を提供することである。

[0029]

### 【課題を解決するための手段】

本発明の不揮発性半導体メモリは、データに応じた電荷を蓄積する不揮発性メモリセルと、前記メモリセルを駆動するメモリセル駆動部とを有し、前記メモリセル駆動部は、第1の判定条件で前記メモリセルから読み出したデータのパス/フェイルを判定し、フェイルと判定したメモリセルには信号を印加して前記メモリセルの蓄積電荷量を変化させる第1の判定処理と、前記第1の判定条件よりも緩和された第2の判定条件で前記メモリセルから読み出したデータのパス/フェイルを判定する第2の判定処理とを実行することを特徴とする。

[0030]

本発明の不揮発性半導体メモリの動作方法は、不揮発性メモリセルのデータを

検証しながら前記メモリセルへのデータの書き込み又はデータの消去を行う不揮発性半導体メモリの動作方法において、前記メモリセルから第1の判定条件でデータを読み出してパス/フェイルを判定し、フェイルと判定した場合には当該メモリセルに信号を印加してメモリセルの蓄積電荷量を変化させる第1の判定処理と、前記メモリセルから前記第1の判定条件よりも緩和された第2の判定条件でデータを読み出してパス/フェイルを判定する第2の判定処理とを有し、前記第2の判定処理でフェイルと判定したときには前記第1の判定処理から繰り返すことを特徴とする。

### [0031]

従来は、メモリセルのパス/フェイルの判定と、書き込みが必要か否かの判定とを、同一の判定条件で行っていた。そのため、電源ノイズ等により電圧が変動するとパス/フェイルの判定が不確実になり、前述したように処理ループを何度も繰り返すという問題点が発生する。

### [0032]

そこで、本発明においては、メモリセルのパス/フェイルの判定と、書き込み 又は消去が必要か否かの判定を、別の判定条件で行う。例えば、データの書き込 みの際には、まず、比較的厳しい第1の判定条件で書き込みが必要か否かを判定 する第1の判定処理を実行し、書き込みが必要なメモリセルに対しては書き込み 処理を行ってメモリセルに蓄積されている蓄積電荷量を変化させる。これにより 、パス/フェイルの判定が不確実になる可能性のあるメモリセルには、より多く の電荷が注入されて、データが補強される。

### [0033]

その後、第2の判定条件でメモリセルのパス/フェイルを判定する第2の判定処理を実行する。第1の判定処理において、パス/フェイルの判定が不確実になる可能性のあったメモリセルには電荷が注入されてデータが補強されている。また、第2の判定処理では、第1の判定条件よりも緩和された第2の判定条件でパス/フェイルを判定する。従って、第2の判定処理ではメモリセルのデータがフェイルとなる可能性は極めて少ない。

# [0034]

このように、メモリセルのパス/フェイルの判定と、書き込み又は消去が必要か否かの判定を別の判定条件で行うことにより、ノイズ等に拘わらずパス/フェイルの判定が正確になり、データの検証(ベリファイ)処理の実行時間を従来に比べて大幅に短縮することができる。

[0035]

【発明の実施の形態】

以下、本発明の実施の形態について、添付の図面を参照して説明する。

[0036]

(第1の実施の形態)

図5は本発明の第1の実施の形態に係るSONOS型不揮発性半導体メモリのメモリセル形成部を示す平面図、図6(a)は図5のI-I線による断面図、図6(b)は図5のII-II線による断面図、図<math>6(c)は図5のIII-III線による断面図である。

[0037]

p型シリコン基板10の表面には活性領域を確定する局所絶縁膜11が形成されている。この局所絶縁膜11は、図6(a)の紙面に垂直な方向に延在している。シリコン基板10の活性領域上には、積層ゲート絶縁膜15が形成されている。この積層ゲート絶縁膜15は、基板10側から順番に、シリコン酸化膜12、シリコン窒化膜13及びシリコン酸化膜14が積層された3層構造を有する。シリコン窒化膜13にはデータに応じた電荷が蓄積される。

[0038]

シリコン酸化膜11の下には、シリコン基板10にAs(ヒ素)を導入して形成された不純物領域からなるビットライン1が配置されている。局所絶縁膜11及び積層ゲート絶縁膜15の上には、図6(a)の横方向に延在するワードライン2が形成されている。このワードライン2は、例えば多結晶シリコン層とタングステンシリサイド(WSi)層との積層構造を有する。

[0039]

ビットライン1とワードライン2とは、その交差個所において、局所絶縁膜1 1により相互に絶縁されている。相互に隣り合う一対のビットライン1の間と1 本のワードライン2との交差個所に、一対のビットライン1をそれぞれソース及びドレインとし、ワードライン2をゲート電極とするFET (メモリセル) 3が形成される。

[0040]

ビットライン1の延在する方向に隣り合う2つのFET3のチャネル領域の間には、シリコン基板10にp型不純物を導入して形成されたチャネルストッパ領域4が配置されている。

[0041]

図7は、SONOS型不揮発性半導体メモリの回路構成を示すブロック図である。1つのメモリセルを構成するFET3のソース及びドレインが、それぞれ隣り合う2本のビットライン1に接続され、ゲート電極がワードライン2に接続されている。

[0042]

複数のメモリセルが行列状に配置されてメモリセルアレイを構成する。メモリセルにはそれぞれ固有のアドレスが割り当てられており、アドレス情報により1つのメモリセルが特定される。メモリセルアレイは、複数のブロックに分割されており、メモリセルの各々はいずれかのブロックに属する。

[0043]

ビットライン1がセンスアンプ部26に接続され、ワードライン2がワードラインドライバ27に接続されている。制御回路20がセンスアンプ部26及びワードラインドライバ27を制御する。ここでは、ビットライン1を、図7の左から順番にBL1, BL2, BL3, BL4…で表し、ワードライン2を、図7の上から順番にWL1, WL2, WL3, WL4…で表わす。

[0044]

制御回路20はアドレスカウンタ(図示せず)を有する。アドレスカウンタに 設定されたアドレスで特定されるメモリセルに接続されたビットライン及びワー ドラインを選択することにより、所望のメモリセルにアクセスすることができる

[0045]

制御回路20は、外部のCPU30によって制御される。CPU30に、RAM31が接続されている。RAM31は、メモリセルに書き込むべきデータを一時的に記憶する。

[0046]

(判定回路)

図8は、本実施の形態の不揮発性半導体メモリのセンスアンプ部26内に設けられたパス/フェイル判定回路の構成を示す回路図である。

[0047]

基準電流発生回路40は、制御回路20からの信号に応じて所定の基準電流I ref を発生する。この基準電流発生回路40と接地との間には抵抗値がR0の抵抗43が接続されている。基準電流発生回路40から抵抗43に基準電流Iref が供給されると、抵抗43の基準電流発生回路40側の接続点N1に基準電圧(R0×Iref)が発生する。

[0048]

また、メモリセルのソース側及びドレイン側のビット線には、それぞれ選択ゲート(MOSFET)41,42が接続されている。これらの選択ゲート41,42は、制御回路20からの信号に応じてオン/オフする。選択ゲート42と接地との間には、抵抗値がR0の抵抗44が接続されている。

[0049]

例えば、メモリセル3に対し書き込まれたデータを検証(ベリファイ)するときには、センスアンプ部26内のワード線制御回路(図示せず)からメモリセル3のゲート(ワード線)に所定の電圧Vwrが供給され、センスアンプ部26のビット線制御回路(図示せず)から選択ゲート41を介してメモリセル3のドレインに所定の電圧Vbrが供給される。これにより、メモリセル3には、ゲート絶縁膜に蓄積された電荷量(データ)に応じた電流(セル電流)Icoreが流れ、抵抗44の選択ゲート42側の接続点N2にセル電圧(R0×Icore)が発生する。

[0050]

センスアンプ45は基準電圧とセル電圧とを比較してパス/フェイルを判定する。そして、フェイルと判定した場合は"1"を出力し、パスと判定した場合は

"0"を出力する。

[0051]

以下、上述したSONOS型不揮発性半導体メモリの動作について説明する。 以下に説明する動作は、CPU30からの指示により制御回路20が実行する。

[0052]

(データ書き込み動作)

データ書き込みの動作は、選択したメモリセルのドレインに接続されたビット線1に書き込み電圧V dp(=約6 V)を印加し、ソースに接続されたビット線1 に0 V を与え、ワード線2 に電圧V wp(=約1 0 V)を印加することで行う。このとき、非選択セルのビット線1 とワード線2 は浮遊させておき、データの書き込みを回避する。

[0053]

上記のデータ書き込み動作が行われたとき、選択されたメモリセルにおいて、ドレイン近傍でホット電子が発生する。ホット電子はシリコン酸化膜12の障壁を超えて、シリコン窒化膜13中にトラップされる。これにより、選択されたメモリセル(FET3)のしきい値電圧が正方向にシフトする。この状態をデータが書き込まれた状態、すなわち"0"とする。

[0054]

(データ消去動作)

データ消去動作は、選択されたブロックのすべてのメモリセルに対し一括して行う。データ消去動作は、選択されたブロックのワード線2の全てに電圧Vwe(=約-6V)を印加し、ビット線1の全てに電圧Vbe(=約6V)を印加することで行う。これにより、シリコン窒化膜13中にトラップされていた電子が基板10側に排除され、メモリセル(FET3)のしきい値電圧が負方向にシフトする。この状態をデータが消去された状態、すなわち"1"とする。

[0055]

(データ読出動作)

データの読み出し動作は、選択されたメモリセルにつながるワード線2に電圧 Vwr(=約4V)を印加し、ドレインに接続されたビット線1に読み出し電圧V br (=約1.4V) を印加し、ソースに接続されたビット線1に0Vを与えることで行う。

[0056]

但し、読み出し動作におけるドレインとソースの関係は、データ書き込み動作におけるドレインとソースの関係と反転させる。これは、データ書き込みの際にドレインとした拡散層の近傍に電子がトラップされているため、読み出しの際にはドレインとソースとを反転させたほうがしきい値のシフトが大きくとれるためである。データの読み出しの結果、選択されたメモリセルに流れる電流と判定電流との大小関係を比較し、その結果により"0", "1"を判定する。

[0057]

(ベリファイ)

図9は本実施の形態におけるベリファイの概念を示す図である。

[0058]

本実施の形態においては、基準電流1と基準電流2の2種類の基準電流(判定条件)を設けている。基準電流1は書き込みが必要か否かを判断するときに使用し、基準電流2はパス/フェイルの判断に使用する。基準電流1は、基準電流2よりも厳しい条件で設定する。

[0059]

但し、基準電流1及び基準電流2はノイズ等の影響により変動する。ここでは、基準電流1,2の変動範囲(図9中に破線の帯で示す)をそれぞれ不感帯という。基準電流1の不感帯と基準電流2の不感帯とが重ならないようにすることが必要である。

[0060]

実際のメモリでは、図10の概念図に示すように、書き込みベリファイ時及び 消去ベリファイ時にそれぞれ2種類の判定条件を使用する。すなわち、書き込み ベリファイ時には第1及び第2の書き込み判定条件でパス/フェイルを判定し、 消去ベリファイ時には第1及び第2の消去判定条件でパス/フェイルの判定を行 う。

[0061]

# (書き込みベリファイ)

図11は、本実施の形態の不揮発性半導体メモリにおける書き込みベリファイの動作を示すフローチャートである。書き込みベリファイでは、書き込み動作を行う前に読み出しを行って、書き込みが十分であるか否かを検証 (ベリファイ)する。書き込みが必要なメモリセルであり、かつ読み出したデータがフェイルの場合には、メモリセルに対し書き込み動作を行う。

# [0062]

まず、ステップS31において、フェイルカウントを初期化(フェイルカウント=0)とする。その後、ステップS32において、アドレスカウンタにスタートアドレスを設定し、ステップS33ではそのスタートアドレスのメモリセルからデータを読み出す。このとき、ワード線への印加電圧Vwrを5.2V、ドレイン側のビット線への印加電圧Vbrを1.4V(第1の書き込み判定条件)としてデータを読み出す。

# [0063]

次に、ステップS34に移行し、データの書き込みが必要なメモリセルであるか否かを判定し、データの書き込みが必要なメモリセルの場合は読み出したデータがフェイルか否かを判定する。データの書き込みが必要なメモリセルであり、かつ読み出したデータがフェイル(Yes)の場合(センスアンプ45の出力が"1"の場合)は、ステップS35に移行する。一方、データの書き込みが不要のメモリセルの場合、又は読み出したデータがパス(No)の場合(センスアンプ45の出力が"0"の場合)は、ステップS36に移行する。

### [0064]

ステップS35では、当該アドレスのメモリセルに書き込みパルスを印加する。その後、ステップS36に移行する。

# [0065]

ステップS36では、アドレスカウンタに設定されているアドレスが最終アドレスか否かを判定する。最終アドレスでないときはステップS37に移行して、アドレスカウンタに次のアドレスを設定する。そして、ステップS33に戻り、設定されたアドレスのメモリセルからデータを読み出す。

[0066]

このようにして、スタートアドレスのメモリセルから最終アドレスのメモリセルまで順番にデータを読み出し、データの書き込みが必要であり、かつ読み出したデータがフェイルと判定したメモリセルに対しては書き込みパルスを印加して、メモリセルの蓄積電荷量を変化させる。

[0067]

その後、ステップS36からステップS38に移行して、再びスタートアドレスを設定する。そして、ステップS39に移行し、設定されたアドレスのメモリセルからデータを読み出す。このとき、ワード線への印加電圧Vwrを5.0V、ドレイン側のビット線への印加電圧Vbrを1.4V(第2の書き込み判定条件)とする。

[0068]

次に、ステップS40に移行し、データの書き込みが必要なメモリセルであるか否かを判定し、データの書き込みが必要なメモリセルの場合は読み出したデータがフェイルか否かを判定する。データの書き込みが必要なメモリセルであり、かつ読み出したデータがフェイル(Yes)の場合(センスアンプ45の出力が"1"の場合)は、ステップS41に移行する。一方、データの書き込みが不要なメモリセルの場合、又は読み出したデータがパス(No)の場合(センスアンプ45の出力が"0"の場合)は、ステップS42に移行する。

[0069]

ステップS41では、フェイルカウント数に1を加える。その後、ステップS42に移行する。

[0070]

ステップS42では、アドレスカウンタに設定されているアドレスが最終アドレスか否かを判定する。最終アドレスでないときはステップS43に移行して、アドレスカウンタに次のアドレスを設定する。そして、ステップS39に戻り、設定されたアドレスのメモリセルからデータを読み出す。

[0071]

このようにして、スタートアドレスのメモリセルから最終アドレスのメモリセ

ルまで順番にデータを読み出し、データの書き込みが必要であり、かつフェイル であるか否かを判定する。そして、フェイルと判定した場合は、フェイルカウン ト数をアップする。

# [0072]

その後、ステップS42からステップS44に移行して、フェイルカウント数が0か否かを判定し、0でない場合はステップS31に戻って、上記の処理を繰り返す。フェイルカウント数が0の場合は、書き込みベリファイを終了する。

# [0073]

このように、本実施の形態においては、第1の書き込み判定条件でデータを読み出しフェイルか否かを判定してフェイルの場合には書き込みパルスを印加するステップS31からステップS37までの処理(以下、ループ1という)と、第2の書き込み判定条件でデータを読み出しフェイルか否かを判定してフェイルの場合にはフェイルカウント数をアップするステップS38からステップS44までの処理(以下、ループ2という)とを実施する。

# [0074]

基準電流やセル電流はノイズ等の影響により経時的に変化することが考えられる。しかし、本実施の形態では、ループ1では、ループ2の書き込み判定条件よりも厳しい判定条件を用いてフェイルか否かを判定する。つまり、ループ1ではワード線に印加する電圧を5.2 Vとしているのに対し、ループ2ではワード線に印加する電圧を5.0 Vとしている。従って、メモリセルに蓄積されている電荷量が同じとすると、ループ2ではループ1に比べてメモリセルに流れる電流(セル電流)が少なくなる。これにより、ループ1で不感帯に含まれるメモリセルであっても、ループ2では確実にパスと判定される。

# [0075]

このように、本実施の形態では書き込みベリファイ時におけるパス/フェイルの判定が正確になり、データの信頼性が向上すると共に、書き込みベリファイに要する時間が短縮される。

### [0076]

なお、本実施の形態において、図11中に破線矢印で示すように、ステップS

40でフェイルと判定した場合に、ステップS31に移行するようにしてもよい

[0077]

(消去ベリファイ)

図12は、本実施の形態の不揮発性半導体メモリの消去ベリファイの動作を示すフローチャートである。消去ベリファイでは、ブロック内の全てのメモリセルに対し順番に読み出し動作を行い、フェイルのメモリセルが一つでもあればブロック全体のメモリセルに対し一括消去動作を実行する。

[0078]

まず、ステップS51において、フェイルカウントを初期化(フェイルカウント=0)する。その後、ステップS52において、アドレスカウンタにスタートアドレスを設定し、ステップS53ではそのスタートアドレスのメモリセルからデータを読み出す。このとき、ワード線に印加する電圧Vwrを2.3V、ドレイン側のビット線に印加する電圧Vbrを1.4V(第1の消去判定条件)として読み出しを行う。

[0079]

次に、ステップS54に移行し、読み出したデータがフェイルか否かを判定する。フェイル(Yes)の場合(センスアンプ45の出力が"1"の場合)はステップS55に移行し、パス(No)の場合(センスアンプ45の出力が"0"の場合)はステップS56に移行する。

[0080]

ステップS55では、フェイルカウント数に1を加える。その後、ステップS 56に移行する。

[0081]

ステップS56ではアドレスカウンタに設定されているアドレスが終了アドレスか否かを判定する。終了アドレスでないときはステップS57に移行して、アドレスカウンタに次のアドレスを設定する。そして、ステップS53に戻り、設定されたアドレスのメモリセルからデータを読み出す。

[0082]

このようにして、スタートアドレスのメモリセルから終了アドレスのメモリセルまで順番にデータを読み出し、フェイルか否かの判定を行い、フェイルを検出するたびにフェイルカウント数をアップする。

# [0083]

その後、ステップS56からステップS58に移行に移行し、フェイルカウント数が0か否かを判定する。フェイルカウント数が0の場合は、ステップS58からステップS60に移行する。ステップS58でフェイルカウント数が0でない場合はステップS59に移行してスタートアドレスから終了アドレスまでのメモリセルに対し一括して消去パルスを印加する。その後、ステップS60に移行する。

### [0084]

ステップS60では、再びフェイルカウントを初期化(フェイルカウント=0)する。その後、ステップS61においてスタートアドレスを設定し、ステップS62ではそのスタートアドレスのメモリセルからデータを読み出す。このとき、ワード線に印加する電圧Vwrを2. 5V、ドレイン側のビット線に印加する電圧Vbrを1. 4V(第2の消去判定条件)とする。

### [0085]

次に、ステップS63に移行し、読み出したデータがフェイルか否かを判定する。フェイル(Yes)の場合(センスアンプ45の出力が"1"の場合)はステップS64に移行し、パス(No)の場合(センスアンプ45の出力が"0"の場合)はステップS65に移行する。

#### [0086]

ステップS64では、フェイルカウント数に1を加える。その後、ステップS65に移行する。

### [0087]

ステップS65ではアドレスカウンタに設定されているアドレスが終了アドレスか否かを判定する。終了アドレスでないときはステップS66に移行して、アドレスカウンタに次のアドレスを設定する。そして、ステップS62に戻り、設定されたアドレスのメモリセルからデータを読み出す。

[0088]

このようにして、スタートアドレスのメモリセルから終了アドレスのメモリセルまで順番にデータを読み出し、フェイルか否かの判定を行い、フェイルを検出するたびにフェイルカウント数をアップする。

[0089]

その後、ステップS65からステップS67に移行して、フェイルカウント数が0か否かを判定する。フェイルカウント数が0でない場合は、ステップS51に戻って、上記の処理を繰り返す。ステップS65でフェイルカウント数が0の場合は、消去ベリファイを終了する。

[0090]

このように、本実施の形態においては、第1の消去判定条件でメモリセルからデータを読み出してフェイルか否かを判定しフェイルの場合に消去パルスを印加するステップS51からステップS58までの処理(以下、ループ1という)と、第2の消去判定条件でメモリセルからデータを読み出してフェイルか否かを判定しフェイルの場合にはフェイルカウンタをアップするステップS60からステップS67までの処理(以下、ループ2という)とを実施する。

[0091]

基準電流及びセル電流はノイズ等の影響により経時的に変化することが考えられる。しかし、本実施の形態では、ループ1では、ループ2の消去判定条件よりも厳しい判定条件を用いてフェイルか否かを判定する。つまり、ループ1ではワード線に印加する電圧を2.3 Vとしているのに対し、ループ2ではワード線に印加する電圧を2.5 Vとしている。従って、メモリセルに蓄積されている電荷量が同じとすると、ループ2ではループ1に比べてメモリセルに流れる電流(セル電流)が大きくなる。これにより、ループ1で不感帯に含まれるメモリセルであっても、ループ2では確実にパスと判定される。

[0092]

このように、本実施の形態では消去ベリファイ時におけるパス/フェイルの判定が正確になり、データの信頼性が向上すると共に、消去ベリファイに要する時間が短縮される。

[0093]

なお、図12中に破線矢印で示すように、ステップS54でフェイルと判定した場合に、ステップS59に移行するようにしてもよい。また、ステップS63でフェイルと判定した場合に、ステップS51に移行するようにしてもよい。

[0094]

上述した書き込みベリファイ及び消去ベリファイにおいて、基準電流を10μAとし、しきい値電圧をセル電流が10μAに達するときのワード線の電圧(WL電圧)で定義した場合、データが書き込まれたメモリセルのしきい値電圧は5V以上、消去されたメモリセルのしきい値電圧は2.5V以下となり、データ"0"のときとデータ"1"のときのしきい値電圧の差(ウィンドウ)が2.5Vとなる。

[0095]

[0096]

(第2の実施の形態)

図13は本発明の第2の実施の形態の不揮発性半導体メモリのパス/フェイル 判定回路の構成を示す回路図である。なお、本実施の形態の不揮発性半導体メモ リが第1の実施の形態と異なる点はパス/フェイル判定回路の構成が異なること にあり、その他の構成は基本的に第1の実施の形態と同様であるので、重複する 部分の説明は省略する。また、図13において、図8と同一物には同一符号を付 している。

[0097]

本実施の形態においては、メモリセル3の他に、1個のデータ読み出し用リファレンスセル、2個の書き込みベリファイ用リファレンスセル、2個の消去ベリファイ用リファレンスセルは、基本的ファイ用リファレンスセルは、基本的にメモリセル3と同じ構造である。但し、データ読み出し用リファレンスセルの

しきい値電圧は4.0V、第1の書き込みベリファイ用リファレンスセルのしきい値電圧は5.2V、第2の書き込みベリファイ用リファレンスセルのしきい値電圧は5.0V、第1の消去ベリファイ用リファレンスセルのしきい値電圧は2.5Vに設定する。図13では、これらのリファレンスセルのうち、第1の書き込みベリファイ用リファレンスセル51及び第2の書き込みベリファイ用リファレンスセル52のみを示している。

### [0098]

第1の書き込みベリファイ用リファレンスセル51のソース側及びドレイン側のビット線にはそれぞれ選択ゲート(MOSFET)53,54が接続されている。これらの選択ゲート53,54は制御回路からの信号に応じてオン/オフする。選択ゲート54と接地との間には、抵抗値がR0の抵抗57が接続されている。抵抗57と選択ゲート54との接続点N3はセンスアンプ45の一方の入力端に接続されている。

# [0099]

また、第2の書き込みベリファイ用リファレンスセル52のソース側及びドレイン側のビット線にはそれぞれ選択ゲート(MOSFET)55,56が接続されている。これらの選択ゲート55,56も、制御回路からの信号に応じてオン/オフする。選択ゲート56と接地との間には、抵抗値がR0の抵抗58が接続されている。抵抗58と選択ゲート56との接続点N4も、センスアンプ45の一方の入力端に接続されている。

### [0100]

これと同様に、第1及び第2の消去ベリファイ用リファレンスセルのソース側及びドレイン側のビット線にはそれぞれ選択ゲートが接続され、一方の選択ゲートと接地との間には抵抗値がR0の抵抗が接続されている。そして、それらの抵抗と選択ゲートとの接続点はセンスアンプ45の一方の入力端に接続されている

# [0101]

(書き込みベリファイ)

以下、書き込みベリファイ時の動作について説明する。本実施の形態において も、図11のフローチャートを参照して書き込みベリファイ時の動作を説明する

### [0102]

まず、ステップS31において、フェイルカウントを初期化(フェイルカウント=0)とする。その後、ステップS32において、アドレスカウンタにスタートアドレスを設定し、ステップS33ではそのスタートアドレスのメモリセルからデータを読み出す。

# [0103]

このとき、メモリセル3及び第1の書き込みベリファイ用リファレンスセル51のゲートに接続されたワード線に同時に読み出し電圧Vwr=4.0Vを供給し、ドレイン側のビット線に同時に電圧Vbr=1.4Vを供給する(第1の書き込み判定条件)。また、第2の書き込みベリファイ用リファレンスセル52、データ読み出し用リファレンスセル並びに第1及び第2の消去ベリファイ用リファレンスセルは、それらに接続する選択ゲートをオフにしておくことで、電流が流れないようにしておく。

### [0104]

次に、ステップS34に移行し、データの書き込みが必要なメモリセルであるか否かを判定し、データの書き込みが必要なメモリセルの場合は読み出したデータがフェイルか否かを判定する。データの書き込みが必要なメモリセルであり、かつ読み出したデータがフェイルの場合(Yes)は、ステップS35に移行する。一方、データの書き込みが不要のメモリセルの場合、又は読み出したデータがパスの場合(No)は、ステップS36に移行する。

### [0105]

データの書き込みが必要なメモリセルの場合、しきい値電圧がリファレンスセル51のしきい値電圧(5.2V)よりも低い場合はフェイルと判定される。

### [0106]

ステップS35では、当該アドレスのメモリセルに書き込みパルスを印加する。その後,ステップS36に移行する。

# [0107]

ステップS36では、アドレスカウンタに設定されているアドレスが最終アドレスか否かを判定する。最終アドレスでないときはステップS37に移行して、アドレスカウンタに次のアドレスを設定する。そして、ステップS33に戻り、設定されたアドレスのメモリセルからデータを読み出す。

# [0108]

このようにして、スタートアドレスのメモリセルから最終アドレスのメモリセルまで順番にデータを読み出し、データの書き込みが必要であり、かつ読み出したデータがフェイルと判定したメモリセルに対しては書き込みパルスを印加して、メモリセルの蓄積電荷量を変化させる。

### [0109]

その後、ステップS36からステップS38に移行して、再びアドレスカウンタにスタートアドレスを設定する。そして、ステップS39に移行し、設定されたアドレスのメモリセルからデータを読み出す。

### [0110]

このとき、メモリセル3及び第2の書き込みベリファイ用リファレンスセル52のゲートに接続されたワード線に同時に読み出し電圧Vwr=4.0Vを供給し、ドレイン側のビット線に同時に電圧Vbr=1.4Vを供給する(第2の書き込み判定条件)。また、第1の書き込みベリファイ用リファレンスセル51、データ読み出し用リファレンスセル並びに第1及び第2の消去ベリファイ用リファレンスセルは、それらに接続する選択ゲートをオフにしておくことで、電流が流れないようにしておく。

### [0111]

次に、ステップS40に移行し、データの書き込みが必要なメモリセルであるか否かを判定し、データの書き込みが必要なメモリセルの場合は読み出したデータがフェイルか否かを判定する。データの書き込みが必要なメモリセルであり、かつ読み出したデータがフェイル(Yes)の場合(センスアンプ45の出力が"1"の場合)は、ステップS41に移行する。一方、データの書き込みが不要なメモリセルの場合、又は読み出したデータがパス(No)の場合(センスアン

プ45の出力が"0"の場合)は、ステップS42に移行する。

[0112]

データの書き込みが必要なメモリセルの場合、しきい値電圧がリファレンスセル52のしきい値電圧(5.0V)よりも高い場合はパスと判定される。

[0113]

ステップS41では、フェイルカウント数に1を加える。その後、ステップS42に移行する。

[0114]

ステップS42では、アドレスカウンタに設定されているアドレスが最終アドレスか否かを判定する。最終アドレスでないときはステップS43に移行して、アドレスカウンタに次のアドレスを設定する。そして、ステップS39に戻り、設定されたアドレスのメモリセルからデータを読み出す。

[0115]

このようにして、スタートアドレスのメモリセルから最終アドレスのメモリセルまで順番にデータを読み出し、データの書き込みが必要であり、かつフェイルであるか否かを判定する。そして、フェイルと判定した場合は、フェイルカウント数をアップする。

[0116].

その後、ステップS42からステップS44に移行して、フェイルカウント数が0か否かを判定し、0でない場合はステップS31に戻って、上記の処理を繰り返す。フェイルカウント数が0の場合は、ベリファイを終了する。

[0117]

このように、本実施の形態では、ループ1において、メモリセル3に流れる電流 I coreと、しきい値電圧が高い第1の書き込みベリファイ用リファレンスセル 5 1に流れる電流 I ref1とを比較してフェイルか否かを判定し、フェイルと判定 した場合にメモリセルに対し書き込みパルスを印加する。一方、ループ2においては、メモリセル3に流れる電流 I coreと、しきい値電圧が低い第2の書き込み ベリファイ用リファレンスセル52に流れる電流 I ref2とを比較してフェイルか 否かを判定する。従って、ループ1で不感帯に含まれるメモリセルであっても、

ループ2では確実にパスと判定される。

[0118]

(消去ベリファイ)

以下、消去ベリファイ時の動作について説明する。本実施の形態においても、 図12のフローチャートを参照して消去ベリファイ時の動作を説明する。

[0119]

まず、ステップS51において、フェイルカウントを初期化(フェイルカウント=0)する。その後、ステップS52において、アドレスカウンタにスタートアドレスを設定し、ステップS53ではそのスタートアドレスからデータを読み出す。このとき、メモリセル3及び第1の消去ベリファイ用リファレンスセルのゲートに接続されたワード線に同時に読み出し電圧Vwr=4.0Vを供給し、ドレイン側のビット線に同時に電圧Vbr=1.4Vを供給する(第1の消去判定条件)。また、第2の消去ベリファイ用リファレンスセル並びに第1及び第2の書き込みベリファイ用リファレンスセルは、それらに接続する選択ゲートをオフにしておくことで、電流が流れないようにしておく。

[0120]

次に、ステップS54に移行し、読み出したデータがフェイルか否かを判定する。メモリセルのしきい値電圧が第1の消去ベリファイ用リファレンスセルのしきい値電圧(2.3V)よりも高い場合はフェイルと判定される。フェイル(Yes)の場合はステップS55に移行し、パス(No)の場合はステップS56に移行する。

[0121]

ステップS55ではフェイルカウント数に1を加え、その後ステップS56に 移行する。

[0122]

ステップS56ではアドレスカウンタに設定されているアドレスが終了アドレスか否かを判定する。終了アドレスでないときはステップS57に移行して、アドレスカウンタに次にアドレスを設定する。そして、ステップS53に戻り、設定されたアドレスのメモリセルからデータを読み出す。

# [0123]

ステップS56からステップS58に移行した場合は、フェイルカウント数が0か否かを判定する。フェイルカウント数が0の場合はステップS60に移行する。ステップS58でフェイルカウント数が0でない場合はステップS59に移行して、スタートアドレスから終了アドレスまでのメモリセルに対し一括して消去パルスを印加する。その後、ステップS60に移行する。

# [0124]

ステップS60では再びフェイルカウントを初期化(フェイルカウント=0) する。その後、ステップS61においてスタートアドレスを設定し、ステップS 62ではそのスタートアドレスのメモリセルからデータを読み出す。

### [0125]

このとき、メモリセル3及び第2の消去ベリファイ用リファレンスセルのゲートに接続されたワード線に同時に電圧Vwr=4.0Vを供給し、ドレイン側のビット線に同時に電圧Vbr=1.4Vを供給する(第2の消去判定条件)。また、第1の消去ベリファイ用リファレンスセル、データ読み出し用リファレンスセル並びに第1及び第2のデータ書き込みベリファイ用リファレンスセルは、それらに接続する選択ゲートをオフにしておくことで、電流が流れないようにしておく

### [0126]

次に、ステップS63に移行し、読み出したデータがフェイルか否かを判定する。メモリセルのしきい値電圧が第2の消去ベリファイ用リファレンスセルのしきい値電圧(2.5 V)よりも低い場合はパスと判定される。フェイル(Yes)の場合はステップS64に移行し、パス(No)の場合はステップS65に移行する。

### [0127]

ステップS64では、フェイルカウント数に1を加え、その後ステップS65 に移行する。

### [0128]

ステップS65ではアドレスカウンタに設定されているアドレスが終了アドレ

スか否かを判定する。終了アドレスでないときはステップS66に移行して、アドレスカウンタに次のアドレスを設定する。そして、ステップS62に戻り、設定されたアドレスのメモリセルからデータを読み出す。

# [0129]

ステップS65からステップS67に移行した場合は、フェイルカウント数が 0 か否かを判定する。フェイルカウント数が 0 でない場合はステップS51に戻って上記の処理を繰り返す。ステップS65でフェイルカウント数が 0 の場合は、消去ベリファイを終了する。

# [0130]

このように、本実施の形態では、ループ1において、メモリセル3に流れる電流と、しきい値電圧が低い第1の消去ベリファイ用リファレンスセルに流れる電流とを比較してフェイルか否かを判定し、フェイルと判定した場合にメモリセルに対し書き込みパルスを印加する。一方、ループ2においては、メモリセル3に流れる電流と、しきい値電圧が高い第2の消去ベリファイ用リファレンスセルに流れる電流とを比較してフェイルか否かを判定する。従って、ループ1で不感帯に含まれるメモリセルであっても、ループ2では確実にパスと判定される。

# [0131]

# (第3の実施の形態)

図14は本発明の第3の実施の形態の不揮発性半導体メモリのパス/フェイル判定回路の構成を示す回路図である。なお、本実施の形態の不揮発性半導体メモリが第1の実施の形態と異なる点はパス/フェイル判定回路の構成が異なることにあり、その他の構成は基本的に第1の実施の形態と同様であるので、重複する部分の説明は省略する。また、図14において、図8と同一物には同一符号を付している。

### [0132]

前述の第2の実施の形態では、書き込みベリファイ及び消去ベリファイ用にそれぞれ2個のリファレンスセルを必要としていた。このため、各リファレンスセルのしきい値電圧を設定することが煩雑であるという欠点がある。本実施の形態では、1個の書き込みベリファイ用リファレンスセルと1個の消去ベリファイ用

リファレンスセルでパス/フェイル判定回路を構成する。ここでは、書き込みベ リファイ用リファレンスセルについて説明する。

### [0133]

リファレンスセル61のソース側及びドレイン側のビット線にはそれぞれ選択 ゲート (MOSFET) 62, 63が接続されている。これらの選択ゲート62 , 63は制御回路からの信号に応じてオン/オフする。選択ゲート63と接地と の間には、抵抗値がR0の抵抗64が接続されている。

### [0134]

書き込みベリファイ用リファレンスセルの場合はしきい値電圧を5.0 Vに設定し、消去ベリファイ用リファレンスセルの場合はしきい値電圧を2.3 Vに設定する。

### [0135]

レベル切替回路66は、2つのスイッチ67a,67bにより構成されている。一方のスイッチ67aはワード線制御回路とレベル制御用トランジスタ65との間に接続され、他方のスイッチ67bはワード線制御回路とリファレンスセル61のゲートとの間に接続される。

### [0136]

レベル制御用トランジスタ65のドレイン及びゲートはスイッチ67aに接続され、ソースはリファレンスセル61のゲートに接続されている。

### [0137]

このレベル制御用トランジスタ65のしきい値電圧 V th0 は 0. 2 V に調整されている。また、トランジスタ65は、メモリセル3と同じ導電型のトランジスタが使用される。例えば、メモリセル3がp型トランジスタであれば、レベル制御用トランジスタ65もp型トランジスタであり、メモリセル3がn型トランジスタであればレベル制御用トランジスタ65もn型トランジスタである。この例ではレベル制御用トランジスタ65はn型であるものとする。

### [0138]

本実施の形態の不揮発性半導体メモリにおいても、書き込みベリファイ及び消 去ベリファイの動作は図11,図12に示すフローチャートに従う。但し、書き 込みベリファイの場合、ループ1ではスイッチ67aをオン、スイッチ67bをオフとしてパス/フェイルの判定を行う。また、ループ2ではスイッチ67aをオフ、スイッチ67bをオンとしてパス/フェイルの判定を行う。

# [0139]

ループ1ではリファレンスセル61のゲートに印加される電圧が3. 8 V (4 . 0 V - 0. 2 V) となり、ループ2 ではリファレンスセル61のゲートに印加される電圧が4 V となる。すなわち、ループ1 ではループ2 よりも厳しい条件でパス/フェイルの判定を行う。これにより、ループ1 で不感帯に含まれるメモリセルであっても、ループ2 では確実にパスと判定される。

# [0140]

消去ベリファイの場合、ループ1ではスイッチ67aをオフ、スイッチ67bをオンとしてパス/フェイルの判定を行う。また、ループ2ではスイッチ67aをオン、スイッチ67bをオフとしてパス/フェイルの判定を行う。

# [0141]

ループ1ではリファレンスセル61のゲートに印加される電圧が4. 0 Vとなり、ループ2ではリファレンスセル61のゲートに印加される電圧が3. 8 V (4. 0 V -0. 2 V) となる。すなわち、ループ1 ではループ2 よりも厳しい条件でパス/フェイルの判定を行う。これにより、ループ1 で不感帯に含まれるメモリセルであっても、ループ2 では確実にパスと判定される。

# [0142]

本実施の形態においては、第2の実施の形態と同様の効果が得られるのに加えて、書き込みベリファイ用リファレンスセル及び消去ベリファイ用リファレンスセルがそれぞれ1個でよく、しきい値電圧の調整が容易になるという効果が得られる。

### [0143]

# (第4の実施の形態)

以下、本発明の第4の実施の形態の不揮発性半導体メモリについて説明する。 本実施の形態は、本発明を多値化メモリに適用した例を示している。

# [0144]

多値化メモリでは、メモリセルのしきい値電圧をデータに応じて設定する。 1 個のメモリセルに 2 ビットのデータを記憶する場合は、図15に示すように4つのデータ"00"、"01"、"10"、"11"に対応させた電圧でデータ書き込みを行う。本実施の形態では、データ"00"を書き込むときは6 V, データ"01"を書き込むときは4 V、データ"10"を書き込むときは2 Vとする。また、消去レベルを1 Vとし、しきい値電圧が1 V以下のメモリセルのデータは"11"とする

メモリセルに記憶されているデータの判定には、3つの判定レベル(判定レベルA, B, C)を使用する。ここでは、判定レベルAは5V、判定レベルBは3V、判定レベルCは1.5Vとする。

### [0145]

メモリセルから読み出したセル電圧と判定レベルA, B, Cとの比較結果が全て"O"の場合、メモリセルに記憶されているデータは"OO"と判定する。メモリセルから読み出したセル電圧と判定レベルAとの比較結果が"1"、判定レベルB, Cとの比較結果がいずれも"O"の場合、メモリセルに記憶されているデータは"O1"と判定する。メモリセルから読み出したセル電圧と判定レベルA, Bとの比較結果がいずれも"1"、判定レベルCとの比較結果が"O"の場合、メモリセルに記憶されているデータは"1O"と判定する。メモリセルから読み出したセル電圧と判定レベルA, B, Cとの比較結果がいずれも"1"の場合、メモリセルに記憶されているデータは"11"と判定する。

### [0146]

データの書き込み及びデータの読み出しの際には、前述したように、電源ノイズ等の影響により、不感帯が発生する。そこで、本実施の形態においては、図15に示すように、データ"00"の書き込み判定レベル1aに対して若干厳しく設定された書き込み判定レベル1b、データ"01"の書き込み判定レベル2aに対して若干厳しく設定された書き込み判定レベル2b、データ"10"の書き込み判定レベル3aに対して若干厳しく設定された書き込み判定レベル3b、消去判定レベル4aに対して若干厳しく設定された消去判定レベル4bを用いる。これらの書き込み判定レベル又は消去判定レベルとセル電圧との比較は、第1~

第3の実施の形態で説明したパス/フェイル判定回路を用いて行う。

[0147]

図16,17は、本実施の形態の不揮発性半導体メモリにおける書き込みベリファイ時の動作を示すフローチャートである。

[0148]

まず、ステップS71において、フェイルフラグを初期化(フェイルフラグ= 0) する。フェイルフラグの替わりに、第1~第3の実施の形態と同様に、フェイルカウンタを用いてもよい。

[0149]

次に、ステップS72において、アドレスカウンタにスタートアドレスを設定し、ステップS73ではそのスタートアドレスのメモリセルからデータを読み出す。そして、ステップS74に移行し、データ"00"の書き込みが必要なメモリセルであるか否かを判定し、データの書き込みが必要なメモリセルの場合は読み出したデータがフェイルか否かを判定する。データの読み出し及びパス/フェイルの判定は、図15に示す書き込み判定レベル1bに相当する条件で行う。

[0150]

データ "00"の書き込みが必要なメモリセルであり、かつ読み出したデータがフェイルの場合 (Yes) は、ステップS75に移行する。一方、データ "00"の書き込みが不要のメモリセルの場合、又は読み出したデータがパスの場合 (No) は、ステップS76に移行する。

[0151]

ステップS75では、当該アドレスのメモリセルに書き込みパルスを印加する。 。その後、ステップS76に移行する。

[0152]

ステップS76では、アドレスカウンタに設定されているメモリセルからデータを読み出す。そして、ステップS77に移行し、データ"00"又は"01"の書き込みが必要なメモリセルか否か、データの書き込みが必要なセルの場合は読み出したデータがフェイルか否かを判定する。データの読み出し及びパス/フェイルの判定は、図15に示す書き込み判定レベル2bに相当する条件で行う。

[0153]

データ "00" 又は "01" の書き込みが必要なメモリセルであり、且つ読み出したデータがフェイルの場合(Yes)は、ステップS78に移行する。一方、データ "00" 又は "01" の書き込みが不要のメモリセルの場合、又は読み出したデータがパスの場合(No)は、ステップS79に移行する。

[0154]

ステップS78では、当該アドレスのメモリセルに書き込みパルスを印加する。その後、ステップS79に移行する。

[0155]

ステップS79では、アドレスカウンタに設定されているメモリセルからデータを読み出す。そして、ステップS80に移行し、データ"00"、"01"又は"10"の書き込みが必要なメモリセルか否か、データの書き込みが必要なメモリセルの場合は読み出したデータがフェイルか否かを判定する。データの読み出し及びパス/フェイルの判定は、図15に示す書き込み判定レベル3bに相当する条件で行う。

[0156]

データ"00"、"01"又は"10"の書き込みが必要なメモリセルであり、かつ読み出したデータがフェイルの場合(Yes)は、ステップS81に移行する。一方、データ"00"、"01"又は"10"の書き込みが不要のメモリセルの場合、又は読み出したデータがパスの場合(No)は、ステップS82に移行する。

[0157]

ステップS81では、当該アドレスのメモリセルに書き込みパルスを印加する。その後、ステップS82に移行する。

[0158]

ステップS82では、アドレスカウンタに設定されているアドレスが最終アドレスか否かを判定する。最終アドレスでない場合はステップS83に移行し、アドレスカウンタに次のアドレスを設定する。そして、ステップS73に戻り、設定されたアドレスのメモリセルからデータを読み出す。

[0159]

このようにして、ステップS71からステップS82までの処理(以下、ループ1という)では、スタートアドレスのメモリセルから最終アドレスのメモリセルまで順番にデータを読み出し、所定のデータが書き込まれていないメモリセルに対しては書き込みパルスを印加して、メモリセルの蓄積電荷量を変化させる。

[0160]

その後、ステップS82からステップS84に移行して、アドレスカウンタに スタートアドレスを設定する。

[0161]

次に、ステップS85に移行して、設定されたアドレスのメモリセルからデータを読み出す。そして、ステップS86に移行し、データ"00"の書き込みが必要なメモリセルの場合は読み出したデータがフェイルか否かを判定する。データの読み出し及びパス/フェイルの判定は、図15に示す書き込み判定レベル1aに相当する条件で行う。

[0162]

データ "00"の書き込みが必要なメモリセルであり、かつ読み出したデータがフェイルの場合 (Yes) は、ステップS87に移行する。一方、データ "00"の書き込みが不要のメモリセルの場合、又は読み出したデータがパスの場合 (No) は、ステップS88に移行する。

[0163]

ステップS87では、フェイルフラグを"1"に設定する。その後、ステップS88に移行する。

[0164]

ステップS88では、アドレスカウンタに設定されているメモリセルからデータを読み出す。そして、ステップS89に移行し、データ "00" 又は "01" の書き込みが必要なメモリセルか否か、データの書き込みが必要なメモリセルの 場合は読み出したデータがフェイルか否かを判定する。データの読み出し及びパス/フェイルの判定は、図15に示す書き込み判定レベル2aに相当する条件で行う。

[0165]

データ "00" 又は "01" の書き込みが必要なメモリセルであり、かつ読み出したデータがフェイルの場合(Yes)は、ステップS90に移行する。一方、データ "00" の書き込みが不要のメモリセルの場合、又は読み出したデータがパスの場合(No)は、ステップS91に移行する。

[0166]

ステップS90では、フェイルフラグを"1"に設定する。その後、ステップS91に移行する。

[0167]

ステップS91では、アドレスカウンタに設定されているメモリセルからデータを読み出す。そして、ステップS92に移行し、データ"00"、"01"又は"10"の書き込みが必要なメモリセルか否か、データの書き込みが必要なメモリセルの場合は読み出したデータがフェイルか否かを判定する。データの読み出し及びパス/フェイルの判定は、図15に示す書き込み判定レベル3aに相当する条件で行う。

[0168]

データ "00"、 "01"又は "10"の書き込みが必要なメモリセルであり、かつ読み出したデータがフェイル(Yes)の場合は、ステップS93に移行する。一方、データ "00"、 "01"又は "10"の書き込みが不要のメモリセルの場合、又は読み出したデータがパスの場合(No)は、ステップS94に移行する。

[0169]

ステップS93では、フェイルフラグを"1"に設定する。その後、ステップS94に移行する。

[0170]

ステップS94では、アドレスカウンタに設定されているアドレスが最終アドレスか否かを判定する。最終アドレスでない場合はステップS95に移行し、アドレスカウンタに次のアドレスを設定する。そして、ステップS84に戻り、設定されたアドレスのメモリセルからデータを読み出す。

### [0171]

このようにして、ステップS84からステップS94までの処理(以下、ループ2という)では、スタートアドレスのメモリセルから最終アドレスのメモリセルまで順番にデータを読み出し、所定のデータが書き込まれていないメモリセルを検出した場合にフェイルフラグを"1"に設定する。

### [0172]

その後、ステップS94からステップS96に移行すると、フェイルフラグが "0" か否かを判定する。フェイルフラグが "1" の場合はステップS71に戻り、上述した処理を繰り返す。一方、フェイルフラグが "0" の場合は、書き込みベリファイを終了する。

### [0173]

このように、本実施の形態では、ループ1においてループ2の書き込み判定条件よりも厳しい条件を用いてフェイルか否かを判定する。従って、ループ1で不感帯に含まれるメモリセルであっても、ループ2では確実にパスと判定される。従って、データの信頼性が向上すると共に、書き込みベリファイに要する時間が短縮される。

### [0174]

なお、本実施の形態の不揮発性半導体メモリの消去ベリファイ時の動作は基本的に第1の実施の形態と同じであるので、ここでは説明を省略する。

#### [0175]

また、上記第1~第4の実施の形態においては、第1の判定条件及び第2の判定条件における印加電圧の差をいずれも0.2 Vとしているが、実際にはノイズ等による電圧のふらつきに応じて第1の判定条件及び第2の判定条件における印加電圧を適切に設定する必要がある。

### [0176]

# (その他の実施の形態1)

上記第1~第4の実施の形態においては、いずれも本発明をSONOS型不揮発性半導体メモリに適用した場合について説明したが、本発明はその他の単ゲート型メモリやフローティングゲート型メモリに適用することもできる。また、半

導体メモリの回路構成がNOR型かNAND型かに拘わらず適用することができる。更に、データの書き込み方式がチャネルホットエレクトロンで書き込むか、FN(Fowler-Nordheim)トンネリングで書き込むかに拘わらず、適用することができる。

[0177]

図18はフローティングゲート型メモリ (NORゲート型) の一例を示す断面図である。

[0178]

シリコン基板 7 1 にはメモリセルのソース/ドレインである不純物拡散層 7 2 が形成されている。シリコン基板 7 1 の表面上にはシリコン酸化膜(ゲート酸化膜) 7 3 が形成されている。

[0179]

一対の不純物拡散層72の間のシリコン酸化膜73の上にはフローティングゲート74が形成されている。このフローティングゲート74の上には絶縁膜75が形成されており、絶縁膜75の上にはポリシリコン層とタングステンシリサイド層との積層構造のコントロールゲート76が形成されている。

[0180]

これらのフローティングゲート 74 及びコントロールゲート 76 は、シリコン酸化膜 77 とB P S G (Borophosphosilicate glass ) 膜 78 とからなる積層構造の層間絶縁膜に覆われている。

[0181]

図19はフローティングゲート型メモリ(フラッシュメモリ)の回路構成を示すブロック図である。

[0182]

メモリセルを構成するFET83はマトリクス状に配列されている。行方向に並んだメモリセルのコントロールゲートは共通のワードライン(WL1, WL2, …)82に接続されている。また、列方向に並んだメモリセルのドレインは共通のビットライン(BL1, BL2, …)81に接続されている。更に、同一ブロックのメモリセル(FET3)のソースは、共通のソースラインSL0に接続

されている。

[0183]

ビットラインBL1, BL2, …はセンスアンプ部86に接続され、ワードラインWL1, WL2, …はワードラインドライバ87に接続されている。これらのセンスアンプ部86及びワードラインドライバ87は、制御回路(図示せず)からの信号により動作する(図7参照)。センスアンプ部86内には、第1~第3の実施の形態で示したようなパス/フェイル判定回路が形成されている。

[0184]

このように構成されたフローティングゲート型メモリにおいても、第1~第4に示す方法で書き込みベリファイ及び消去ベリファイを行うことにより、電源ノイズ及びその他のノイズの有無に拘わらずパス/フェイルの判定を正確に行うことができるとともに、書き込みベリファイ及び消去ベリファイに要する時間を短縮することができる。

[0185]

(その他の実施の形態2)

本発明の不揮発性半導体メモリの動作方法は、不揮発性半導体メモリ製造後の 検査工程に適用することもできる。

[0186]

図20は、不揮発性半導体メモリの検査方法の概要を示す図である。検査装置91には、図8,図13又は図14に示すようなパス/フェイル判定回路92が設けられている。この検査装置91と製造後の不揮発性半導体メモリ95とを検査プローブを介して電気的に接続し、図11、図12又は図16及び図17に示すフローチャートに従って、データの書き込み又は消去を行う。そして、ループ1,2の実行回数や、フェイルと判定した数により、不揮発性半導体メモリ95の良否を判定する。

[0187]

この場合も、ループ1ではループ2よりも厳しい条件でパス/フェイルの判定を行うので、ループを無駄に繰り返すことがなく、短時間で良否を判定することができる。

[0188]

また、不揮発性半導体メモリに対してデータの書き込み及び消去を繰り返すことによって不揮発性半導体メモリの寿命を検査するサイクリング試験においても、上述した動作方法を適用することができる。

[0189]

(付記1) データに応じた電荷を蓄積する不揮発性メモリセルと、前記メモリセルを駆動するメモリセル駆動部とを有し、前記メモリセル駆動部は、第1の判定条件で前記メモリセルから読み出したデータのパス/フェイルを判定し、フェイルと判定したメモリセルには信号を印加して前記メモリセルの蓄積電荷量を変化させる第1の判定処理と、前記第1の判定条件よりも緩和された第2の判定条件で前記メモリセルから読み出したデータのパス/フェイルを判定する第2の判定処理とを実行することを特徴とする不揮発性半導体メモリ。

[0190]

(付記2)書き込みベリファイ時における前記第1の判定処理では前記第2の判定処理で用いる基準電流よりも小さい電流を基準電流としてパス/フェイルを判定し、消去ベリファイ時における前記第1の判定処理では前記第2の判定処理で用いる基準電流よりも大きい電流を基準電流としてパス/フェイルを判定することを特徴とする付記1に記載の不揮発性半導体メモリ。

[0191]

(付記3)書き込みベリファイ時における前記第1の判定処理では前記第2の判定処理に用いるリファレンスセルよりもしきい値が高いリファレンスセルを用いてパス/フェイルを判定し、消去ベリファイ時における前記第1の判定処理では前記第2の判定処理に用いるリファレンスセルよりもしきい値が低いリファレンスセルを用いてパス/フェイルを判定することを特徴とする付記1に記載の不揮発性半導体メモリ。

[0192]

(付記4) 前記メモリセル駆動部は、前記第1の判定条件に対応する第1の基準電流と前記第2の判定条件に対応する第2の基準電流とを発生する基準電流発生回路と、前記基準電流発生回路を駆動制御する制御部とを有することを特徴と

する付記1に記載の不揮発性半導体メモリ。

## [0193]

(付記5)前記基準電流発生回路が、しきい値電圧が相互に異なる複数のトランジスタにより構成されていることを特徴とする付記4に記載の不揮発性半導体メモリ。

### [0194]

(付記6)前記基準電流発生回路が、リファレンス用トランジスタと、ワード線と前記リファレンストランジスタのゲートとの間に接続されたレベル制御用トランジスタと、基準電圧の供給先を前記リファレンスセルのゲート及び前記レベル制御用トランジスタのいずれか一方に切り替える切替回路とにより構成されていることを特徴とする付記4に記載の不揮発性半導体メモリ。

#### [0195]

(付記7)前記メモリセルが、データに応じた電荷を絶縁膜に蓄積する単ゲート型メモリセルであることを特徴とする付記1に記載の不揮発性半導体メモリ。

# [0196]

(付記8)前記メモリセルが、データに応じた電荷をフローティングゲートに蓄積するフローティングゲート型メモリセルであることを特徴とする付記1に記載の不揮発性半導体メモリ。

## [0197]

(付記9)前記メモリセルが多値化に対応したメモリセルであり、各値毎に、前記第1の判定条件及び前記第2の判定条件が個別に設定されていることを特徴とする付記1に記載の不揮発性半導体メモリ。

### [0198]

(付記10) 不揮発性メモリセルのデータを検証しながら前記メモリセルへのデータの書き込み又はデータの消去を行う不揮発性半導体メモリの動作方法において、前記メモリセルから第1の判定条件でデータを読み出してパス/フェイルを判定し、フェイルと判定した場合には当該メモリセルに信号を印加してメモリセルの蓄積電荷量を変化させる第1の判定処理と、メモリセルから前記第1の判定条件よりも緩和された第2の判定条件でデータを読み出してパス/フェイルを

判定する第2の判定処理とを有し、前記第2の判定処理でフェイルと判定したと きには前記第1の判定処理から繰り返すことを特徴とする不揮発性半導体メモリ の動作方法。

[0199]

(付記11) アドレスカウンタにスタートアドレスを設定する第1のステップ と、前記アドレスカウンタに設定されたアドレスのメモリセルから第1の書き込 み判定条件でデータを読み出してパス/フェイルを判定する第2のステップと、 前記第2のステップでフェイルと判定したときに前記メモリセルに書き込みパル スを印加する第3のステップと、前記第2のステップでパスと判定したとき、又 は前記第3のステップを終了したときに、前記アドレスカウンタに設定されたア ドレスが終了アドレスか否かを判定する第4のステップと、前記第4のステップ で否と判定したときには前記アドレスカウンタの値を変更し、その後前記第2の ステップに移行する第5のステップと、前記第4のステップで諾と判定したとき に、前記アドレスカウンタにスタートアドレスを設定する第6のステップと、前 記アドレスカウンタに設定されたアドレスのメモリセルから前記第1の書き込み 判定条件よりも緩和された第2の書き込み判定条件でデータを読み出してパス/ フェイルを判定する第7のステップと、前記アドレスカウンタに設定されたアド レスが最終アドレスか否かを判定する第8のステップと、前記第8のステップで 否と判定したときに前記アドレスカウンタの値を変更し、その後前記第7のステ ップに移行する第9のステップと、前記第8のステップで諾と判定したときに移 行し、前記第7のステップでフェイルと判定したときには前記第1のステップに 処理を戻す第10のステップとを有することを特徴とする不揮発性半導体メモリ の動作方法。

[0200]

(付記12)前記第7のステップでフェイルと判定すると、処理を前記第1のステップに直接戻すことを特徴とする付記11に記載の不揮発性半導体メモリの動作方法。

[0201]

(付記13) 前記メモリセルが多値化に対応したメモリセルであって、各値毎

に前記第1の判定条件及び前記第2の判定条件が個別に設定されていることを特徴とする付記11又は12に記載の不揮発性半導体メモリの動作方法。

[0202]

(付記14)前記第1のステップ乃至第10のステップは検査工程で実施し、前記第1の書き込み判定条件及び前記第2の書き込み判定条件を外部の検査装置で設定することを特徴とする付記11又は12に記載の不揮発性半導体メモリの動作方法。

[0203]

(付記15) アドレスカウンタにスタートアドレスを設定する第1のステップ と、前記アドレスカウンタに設定されたアドレスのメモリセルから第1の消去判 定条件でデータを読み出してパス/フェイルを判定する第2のステップと、前記 アドレスカウンタに設定されたアドレスが終了アドレスか否かを判定する第3の ステップと、前記第3のステップで否と判定したときには前記アドレスカウンタ の値を変更し、その後前記第2のステップに移行する第4のステップと、前記第 3のステップで諾と判定したときに移行し、前記第2のステップでフェイルと判 定したメモリセルがあるときは前記スタートアドレスから前記終了アドレスまで のメモリセルに一括して消去パルスを印加する第5のステップと、前記アドレス カウンタにスタートアドレスを設定する第6のステップと、前記アドレスカウン タに設定されたアドレスのメモリセルから前記第1の消去判定条件よりも緩和さ れた第2の消去判定条件でデータを読み出してパス/フェイルを判定する第7の ステップと、前記アドレスカウンタに設定されたアドレスが最終アドレスか否か を判定する第8のステップと、前記第8のステップで否と判定したときに前記ア ドレスカウンタの値を変更し、その後前記第7のステップに移行する第9のステ ップと、前記第8のステップで諾と判定したときに移行し、前記第7のステップ でフェイルと判定したメモリセルがあるときには前記第1のステップに処理を戻 す第10のステップとを有することを特徴とする不揮発性半導体メモリの動作方 法。

[0204]

(付記16)前記第2のステップでフェイルと判定すると前記第5のステップ

に直接移行して、前記スタートアドレスから前記終了アドレスまでのメモリセル に一括して消去パルスを印加することを特徴とする付記15に記載の不揮発性半 導体メモリの動作方法。

[0205]

(付記17)前記第7のステップでフェイルと判定すると処理を前記第1のステップに直接戻すことを特徴とする付記15に記載の不揮発性半導体メモリの動作方法。

[0206]

(付記18)前記第1のステップ乃至前記第10のステップは検査工程で実施し、前記第1の書き込み判定条件及び前記第2の書き込み判定条件を外部の検査装置で設定することを特徴とする付記15乃至17のいずれか1項に記載の不揮発性半導体メモリの動作方法。

[0207]

【発明の効果】

以上説明したように、本発明によれば、メモリセルから第1の判定条件でデータを読み出してパス/フェイルの判定を行い、フェイルと判定した場合には信号を印加してメモリセルの蓄積電荷量を変化させ、その後、メモリセルから第1の判定条件よりも緩和された第2の判定条件でデータを読み出してパス/フェイルを判定するので、ノイズ等に拘わらずパス/フェイルの判定が正確になり、データの検証(ベリファイ)処理の実行時間を従来に比べて大幅に短縮することができる。

#### 【図面の簡単な説明】

【図1】

図1は、従来のベリファイの概念を示す図(その1)である。

【図2】

図2は、従来のベリファイの概念を示す図(その2)である。

【図3】

図3は、従来の不揮発性半導体メモリにおける書き込みベリファイの動作を示すフローチャートである。

【図4】

図4は、従来の不揮発性半導体メモリにおける消去ベリファイの動作を示すフローチャートである。

【図5】

図5は本発明の第1の実施の形態に係るSONOS型不揮発性半導体メモリの メモリセル形成部を示す平面図である。

【図6】

図6(a)は図5のI-I線による断面図、図6(b)は図5のII-II線による断面図、図6(c)は図5のIII-III線による断面図である。

【図7】

図7は、SONOS型不揮発性半導体メモリの回路構成を示すブロック図である。

【図8】

図8は、第1の実施の形態の不揮発性半導体メモリのセンスアンプ部内に設けられたパス/フェイル判定回路の構成を示す回路図である。

【図9】

図9は第1の実施の形態におけるベリファイの概念を示す図(その1)である

【図10】

図10は第1の実施の形態におけるベリファイの概念を示す図(その2)である。

【図11】

図11は、第1の実施の形態の不揮発性半導体メモリにおける書き込みベリファイの動作を示すフローチャートである。

【図12】

図12は、第1の実施の形態の不揮発性半導体メモリの消去ベリファイの動作 を示すフローチャートである。

【図13】

図13は本発明の第2の実施の形態の不揮発性半導体メモリのパス/フェイル

判定回路の構成を示す回路図である。

【図14】

図14は本発明の第3の実施の形態の不揮発性半導体メモリのパス/フェイル 判定回路の構成を示す回路図である。

【図15】

図15は、多値化メモリにおけるしきい値電圧の分布と各値に対応した判定レベルとを示す概念図である。

【図16】

図16は、第4の実施の形態の不揮発性半導体メモリにおける書き込みベリファイ時の動作を示すフローチャート (その1) である。

【図17】

図17は、第4の実施の形態の不揮発性半導体メモリにおける書き込みベリファイ時の動作を示すフローチャート (その2) である。

【図18】

図18はフローティングゲート型メモリの(NORゲート型)一例を示す断面 図である。

【図19】

図19はフローティングゲート型メモリ(フラッシュメモリ)の回路構成を示すブロック図である。

【図20】

図20は、不揮発性半導体メモリの検査方法の概要を示す図である。

【符号の説明】


- 1,81…ビットライン、
- 2,82…ワードライン、
- 3,83…FET (メモリセル)、
- 10,71…シリコン基板、
- 11…局所絶縁膜、
- 12,14…シリコン酸化膜、
- 13…シリコン窒化膜、

### 特2002-206904

- 15…ゲート絶縁膜、
- 20…制御回路、
- 26,86…センスアンプ部、
- 27,87…ワードラインドライバ、
- 30 ... C P U,
- $31 \cdots RAM$ ,
- 40…基準電流発生回路、
- 41, 42, 53, 54, 55, 56, 62, 63…選択ゲート、
- 43, 44, 57, 58, 64…抵抗、
- 45…センスアンプ、
- 51, 52, 61…リファレンスセル、
- 65…レベル制御用トランジスタ、
- 72…不純物拡散層、
- 73…シリコン酸化膜、
- 74…フローティングゲート、
- 76…コントロールゲート。


# 【書類名】 図面

# 【図1】




# 【図2】






【図3】 書込みベリファイ(従来技術)




【図4】

# 消去ベリファイ(従来技術)




# 【図5】





3:FET

4:チャネルストッパ領域


# 【図6】







# 【図7】




20:制御回路

26:センスアップ部


27:ワードラインドライバ

30:CPU 31:RAM


【図8】




# 【図9】



# 【図10】




【図11】




9


【図12】




【図13】




【図14】




# 【図15】




【図16】



【図17】



【図18】



71:シリコン基板


72:不純物拡散層

73:シリコン酸化膜

74:フローティングゲート

76:コントロールゲート

【図19】



81:ビットライン


82:ワードライン

83:FET(メモリセル)

86:センスアンプ部

87: ワードラインドライバ

# 【図20】



## 【書類名】要約書

### 【要約】

【課題】 電源ノイズ及びその他のノイズの影響により判定電流又は判定電圧が変動しても、パス/フェイルの判定を正確に行うことができる不揮発性半導体メモリ及びその動作方法を提供する。

【解決手段】 メモリセルから第1の判定条件でデータを読み出してパス/フェイルを判定し、フェイルと判定した場合には当該メモリセルに信号を印加してメモリセルの蓄積電荷量を変化させる第1の判定処理と、メモリセルから前記第1の判定条件よりも緩和された第2の判定条件でデータを読み出してパス/フェイルを判定する第2の判定処理とを実行し、前記第2の判定処理でフェイルと判定したときには前記第1の判定処理から処理を繰り返す。

### 【選択図】 図11

# 出 願 人 履 歴 情 報

識別番号

[000005223]

1. 変更年月日 1996年 3月26日 [変更理由] 住所変更

住 所 神奈川県川崎市中原区上小田中4丁目1番1号

氏 名 富士通株式会社